研究発表・論文などを掲載します。

研究発表一覧

2023年度

学内国際シンポジウム

  • M. Fukushima, K. Nagai, S. Wang, K. Usami, “Leakage current Based Charge Accumulating Aging Sensor Circuit and Evaluation of NBTI Using Fabricated Chips”, 3rd Green Electronics Symposium, Shibaura Institute of Technology, 2024.3.12.
    => Excellent presentation award を受賞!!!

論文誌論文

  • K.Usami, D.Yokoyama, A.Kamei, H.Amano, K.Suzuki, K.Hiraga, K.Bessho, “Optimized Two-Step Store Control for MTJ-Based Nonvolatile Flip-Flops to Minimize Store Energy Under Process and Temperature Variations”, IEEE Transactions on Very Large Scale Integration Systems (TVLSI), Vol.32, No.1, pp.89-102, January 2024.

国際学会

  • K.Usami, S.Wang, K.Nagai, G.Latronico, P.Mele, “A 200mV Operable On-Chip Temperature Sensor for IoT Devices Powered by Energy Harvesters with Ultra-Low Output Voltage”, 2023 IEEE International Conference on Internet of Things and Intelligence Systems (IoTaIS), pp. 65-71, Nov.28-30, 2023.
  • K.Nagai, K.Usami, “Temperature sensor with buffer-chain based time-to-digital converter for ultra-low voltage operation”, International Conference on Embedded Systems and VLSI (EMVL 2023), August 12-13, 2023.
  • S. Wang, K. Usami, “Thermal coupling analysis and improved dynamic temperature control algorithm for 3D-LSI”, The 38th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC 2023), pp. 911-916, June 27, 2023. <IEEE Xplore>
  • S. Hata, K. Usami, “Design Optimization of Leakage Based PUF Circuit targeting at Ultra-Low Voltage Operation”, The 38th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC 2023), pp. 890-895, June 27, 2023. <IEEE Xplore>

国内研究会

  • 金森嵩天, 王松祥, 宇佐美公良, “3次元積層チップにおける分散型タスク移動アルゴリズムの提案と実機評価”, VLD2023-109, 2024.2.29.
  • 福島未菜, 王松祥,永井海音,宇佐美公良, “リーク電流による電荷蓄積型エイジングセンサ回路の提案と実機評価”,VLD2023-43, 2023.11.16.
    => 電子情報通信学会 VLD研究会より デザインガイア2023優秀技術報告賞 受賞!!!
  • 菊地拓, 宇佐美公良, “入力デコーダを使用したMTJ-PUFの提案と機械学習耐性の評価”,VLD2023-44, 2023.11.16.
    => 電子情報通信学会 VLD研究会より デザインガイア優秀ポスター賞 受賞!!!
  • 海津康生, 宇佐美公良, “参照抵抗を用いて2段階ストア制御を行うMTJベース不揮発性フリップフロップの提案”,VLD2023-45, 2023.11.16.

招待講演

  • 宇佐美公良, “エネルギー効率を追求するコンピューティング ～ MTJを使う不揮発性記憶回路の視点から ～”, MRIS2023-3, 2023.6.8.<リンク>

2022年度

国際学会

  • K.Usami, D. Yokoyama, A.Kamei, H.Amano, “Optimal switching time to minimize store energy in MTJ-based flip-flops under process and temperature variations”, 2022 IEEE Nordic Circuits and Systems Conference (NorCAS), 2022, pp. 1-7, October 25, 2022..<IEEE Xplore>
  • S. Wang, K. Usami, “Thermal Transient Analysis and Dynamic Temperature Control Algorithm for 3-D Stacked Chips”, The 37th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC 2022), pp. 614-617, July 8, 2022..<IEEE Xplore>

国内研究会

  • 畑俊吉, 宇佐美公良, “リーク電流の製造ばらつきを利用したLRPUFの超低電圧に向けた回路の最適化とシミュレーション評価”,VLD2022-77, 2023.3.1.
  • 横山大輝, 宇佐美公良, 亀井愛佳, 天野英晴, “MTJベース不揮発性フリップフロップの最適ストア時間に関する解析式の提案”,VLD2022-39, 2022.11.30.
    => 情報処理学会 SLDM研究会より デザインガイアポスター賞 受賞!!!
    => 電子情報通信学会 VLD研究会より デザインガイア2022優秀技術報告賞 受賞!!!
  • 王松祥, 宇佐美公良, “3次元積層チップの温度解析に基づく動的温度制御アルゴリズムの提案”,VLD2022-10, 2022.6.16.

2021年度

論文誌論文

  • Y. Ono, K. Usami, “Energy Efficient Approximate Storing of Image Data for MTJ Based Non-Volatile Flip-Flops and MRAM”, IEICE Transactions on Electronics, Vol. E104-C, No. 7, Jul. 1, 2021.

国内研究会

  • 笈川智秋, 宇佐美公良, “リーク電流を利用したPUFの回路構造の提案とシミュレーション評価”,VLD2021ｰ9, 2021.7.6 (オンライン開催).
  • 宮内陽里, 宇佐美公良, “データアウェア・ストア機能を持つMTJベース不揮発性SRAM回路の提案と評価”,VLD2021ｰ19, 2021.12.1 (オンライン開催).
    => 情報処理学会 SLDM研究会より 優秀発表賞 受賞!!!
    => 情報処理学会 2022年度コンピュータサイエンス領域奨励賞 受賞!!!
  • 宮内陽里, 宇佐美公良, “Approximate Storing機能を備えたMTJベース不揮発性SRAM回路の提案と評価“,VLD2022-3,2022,3,7(オンライン開催).
  • 笈川智秋, 宇佐美公良, “リーク電流の製造ばらつきを利用したLR-PUFの機械学習攻撃に対する耐性評価“,VLD2022-3,2022,3.8(オンライン開催).

招待講演

  • 宇佐美公良, “3次元積層チップの温度解析と温度制御技術”, 第20回情報科学技術フォーラム(FIT2021), 2021.8.27(オンライン開催).<リンク>

2020年度

国際学会

  • Y. Ono, K. Usami, “Energy Efficient Approximate Storing to MRAM for Deep Neural Network Tasks in Edge Computing”, The 23rd Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2021), Hirosaki, Japan, Mar. 29-30, 2021.
  • Y. Ono, K. Usami, “Energy Efficient Approximate Storing of Image Data for MTJ Based Non-volatile Memory”, The 9th IEEE Non-Volatile Memory Systems and Applications Symposium (NVMSA 2020), Korea, Aug. 20, 2020. <IEEE Xplore>
  • T. Watanabe, K. Usami, “Optimal Design for Level-Shifter-Less Approach Using Channel Length Modulation & Body Biasing”, The 35th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC 2020), Nagoya, Japan, Jul. 3-6, 2020. <IEEE Xplore>
  • K. Usami, H. Ochi, Y. Ono, “Approximate Computing based on Latest-result Reuse for Image Edge Detection”, The 35th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC 2020), Nagoya, Japan, Jul. 3-6, 2020. <IEEE Xplore>
  • K. Usami, S. Akiba, H. Amano, T. Ikezoe, K. Hiraga, K. Suzuki, Y. Kanda, “Non-Volatile Coarse Grained Reconfigurable Array Enabling Two-step Store Control for Energy Minimization”, 2020 IEEE Symposium in Low-Power and High-Speed Chips (COOL Chips 23), Kokubunji, Japan, Apr. 15-17, 2020. <IEEE Xplore>

国内研究会

  • 小野義基, 宇佐美公良, “ディープラーニングモデルのMRAM格納時におけるApproximate Computingを用いたエネルギー削減手法”, VLD2020-67, 2021.3.3 (オンライン開催).
  • 石原浩樹, 宇佐美公良, “不揮発性フリップフロップを利用した個体認証技術PUFの検討とモデル化攻撃への耐性評価”, VLD2020-37, 2020.11.18 (オンライン開催).
    => 情報処理学会 SLDM研究会より 優秀発表賞 受賞!!!
  • 小野義基, 宇佐美公良, “Approximate Computingを用いた不揮発性メモリへの画像データ書き込みにおけるエネルギー削減手法”, VLD2020-38, 2020.11.18 (オンライン開催).
    => 情報処理学会 SLDM研究会より 優秀発表賞 受賞!!!
    => IEEE CEDA All Japan Joint Chapter Academic Research Award 2021 受賞!!!
    => 情報処理学会 2021年度コンピュータサイエンス領域奨励賞 受賞!!!
  • 渡辺達也, 宇佐美公良, “チャネル長変調と基板バイアス制御を用いたレベルシフタレス設計の検討”, VLD2020-8, 2020.6.18 (オンライン開催).
  • 笈川智秋, 宇佐美公良, “3次元積層チップの発熱時における熱過渡解析と温度制御回路の設計”, VLD2020-9, 2020.6.18 (オンライン開催).

2019年度

論文誌論文

  • K. Usami, S. Kogure, Y. Yoshida, R. Magasaki, H. Amano, “Level-Shifter-Less Approach for Multi-VDD SoC Design to Employ Body Bias Control in FD-SOI”, 25th IFIP WG 10.5/IEEE International Conference on Very Large Scale Integration, VLSI-SoC 2017 Revised and Extended Selected Papers, VLSI-SoC: Opportunities and Challenges Beyond the Internet of Things, (Eds. M. Maniatakos, I. M. Elfadel, M. S. Reorda, H. F. Ugurdag, J. Monteiro, R. Reis, pp.1-21, Springer, May. 16, 2019.) <Springer>

国際学会

  • Y. Takeyoshi, K. Usami,"Single Supply Level Shifter Circuit using Body-Bias", The 34th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC 2019), JeJu, Korea, Jun. 23-26, 2019. <IEEE Xplore>
  • Y. Ono, K. Usami, “Approximate Computing Technique Using Memoization and Simplified Multiplication”, The 34th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC 2019), JeJu, Korea, Jun. 23-26, 2019. <IEEE Xplore>
    => Best Paper Award 受賞!!! <リンク>

国内研究会

  • 秋葉爽輔, 宇佐美公良, “2電源を用いた不揮発性フリップフロップの提案と評価”, VLD2019-99, 2020.3.4.
  • 尾地肇, 宇佐美公良, “直近計算結果に基づくApproximate Computingを用いた画像のエッジ検出手法の提案と有効性評価”, VLD2019-121, 2020.3.5.
  • 篠崎直人, 宇佐美公良, “多様な画像への応用に向けたストカスティック数を用いたエッジ検出手法”, VLD2019-87, 2020.1.24.
  • 佐藤大介, 宇佐美公良, “超低電圧向けオンチップリークモニタ型温度センサ回路の提案と評価”, VLD2019-33, 2019.11.13.
  • 小野義基, 宇佐美公良, “メモ化と簡略演算を用いたアプロキシメートコンピューティング手法の検討”, VLD2019-2, 2019.5.15.

2018年度

国際学会

  • T. Ikezoe, H. Amano, J. Akaike, K. Usami, M. Kudo, K. Hiraga, Y. Shuto, K. Yagami, “A Coarse Grained-Reconfigurable Accelerator with Energy Efficient MTJ-based Non-volatile Flip-flops”, 2018 International Conference on ReConFigurable Computing and FPGAs (ReConFig), Cancun, Mexico, Mexico, Dec. 3-5, 2018. <IEEE Xplore>
  • K. Usami, J. Akaike, S. Akiba, M. Kudo, H. Amano, T. Ikezoe, K. Hiraga, Y. Shuto, K. Yagami, “Energy Efficient Write Verify and Retry Scheme for MTJ Based Flip-Flop and Application”, 2018 IEEE 7th Non-Volatile Memory Systems and Applications Symposium (NVMSA), Hakodate, Japan, Aug. 28-31, 2018. <IEEE Xplore>

国内研究会

  • 堀米亮汰, 宇佐美公良, “3次元積層LSIの実チップ発熱・放熱時における温度の過渡解析と評価”, VLD2018-107, 2019.2.28.
  • 真崎諒,吉田有佑, 天野英晴, 宇佐美公良, “薄膜BOX-SOIと基板バイアス制御を用いた低消費電力スタンダードセルメモリの実チップによる評価”, VLD2018-108, 2019.2.28.
  • 武吉雄貴, 宇佐美公良, “基板バイアスを活用した単一電源レベルシフタ回路の提案”, VLD2018-109, 2019.2.28.
  • 池添赳治, 天野英晴, 赤池純也, 宇佐美公良, 工藤　優, 平賀啓三, 周藤悠介, 屋上公二郎, “省電力型不揮発FFを用いた粗粒度再構成可能アクセラレータ”, CPSY2018-32, 2018.8.1.
  • 秋葉爽輔, 宇佐美公良, “データキャッシュに対する不揮発性パワーゲーティング適用方法の検討と評価”, VLD2018-2, 2018.5.16.

2017年度

論文誌論文

  • Y. Yoshida, K. Usami, “Energy-Efficient Standard Cell Memory with Optimized Body-Bias Separation in Silicon-on-Thin-BOX (SOTB)”, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E100-A, No. 12, pp.2785-2796, Dec. 1, 2017.

国際学会

  • Y. Yoshida, K. Usami, H. Amano, “Digital Embedded Memory Scheme Using Voltage Scaling and Body Bias Separation for Low-Power System”, 2017 International SoC Design Conference (ISOCC), Seoul, Korea, Nov. 5-8, 2017. <IEEE Xplore>
  • H. Amano, T. Kuroda, H. Nakamura, K. Usami, M. Kondo, H. Matsutani, M. Namiki, “Building Block Multi-Chip Systems Using Inductive Coupling Through Chip Interface”, 2017 International SoC Design Conference (ISOCC), Seoul, Korea, Nov. 5-8, 2017. <IEEE Xplore>
  • K. Usami, S. Kogure, Y. Yoshida, R. Magasaki, H. Amano, “Level-Shifter-Less Approach for Multi-VDD Design to Use Body Bias Control in FD-SOI”, 2017 IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC), Abu Dhabi, United Arab Emirates, Oct. 23-25, 2017. <IEEE Xplore>
  • K. Usami, S. Kogure, Y. Yoshida, R. Magasaki, H. Amano, “Level-Shifter Free Approach for Multi-Vdd SOTB Employing Adaptive Vt Modulation for pMOSFET”, 2017 IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference (S3S), Burlingame, CA, USA, Oct. 16-19, 2017 <IEEE Xplore>
  • M. Kudo, K. Usami, “Nonvolatile Power Gating with MTJ Based Nonvolatile Flip-Flops for A Microprocessor”, IEEE 6th Non-Volatile Memory Systems and Applications Symposium (NVMSA), Hsinchu, Taiwan, Aug. 16-18, 2017. <IEEE Xplore>
  • Y. Yoshida, K. Usami, “Design and Implementation Methodology of Energy-Efficient Standard Cell Memory with Optimized Body-Bias Separation in Silicon-on-Thin-BOX”, 2017 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOI-ULIS), Athens, Greece, Apr. 3-5, 2017. <IEEE Xplore>

国内研究会

  • 赤池純也, 宇佐美公良, 工藤優, 天野英晴, 池添赳治, 平賀啓三, 周藤悠介, 屋上公二郎, “Verify機能を備えた不揮発性フリップフロップの再構成アクセラレータCool Mega-Arrayへの適用とエネルギー評価”, VLD2017-122, 2018.3.2.
  • 深澤高雅, 宇佐美公良, “DRAMの自動リフレッシュ間隔延長とデータ修正に基づくアプロキシメートコンピューティングの提案と評価”, VLD2017-121, 2018.3.2.
  • 吉田有佑, 宇佐美公良, “動的マルチボディバイアス制御を用いたデジタルメモリのリークエネルギー削減”, VLD2017-33, 2017.11.06.

2016年度

論文誌論文

  • 工藤優, 宇佐美公良, “細粒度パワーゲーティングにおけるリークモニタの直接駆動によるスリープ制御”, 電子情報通信学会論文誌A, Vol.J99-A, No.8, pp.309-320, 2016.8.1.

国際学会

  • Y. Yoshida, M. Kudo, K. Usami, “Low-power Standard Cell Memory using Silicon-on-Thin-BOX (SOTB) and Body-bias Control”, The 31st International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC 2016), pp. 41-44, Okinawa, July 11, 2016.

国内研究会

  • 榎戸将太, 宇佐美公良, “不揮発性キャッシュの細粒度パワーゲーティングとMTJ記憶領域の動的選択制御”, VLD2016-102, 2017.3.1.
  • 工藤優, 宇佐美公良, “ストア／リストア分離型不揮発性フリップフロップにおけるパワーゲーティング技術の有効性評価”, VLD2016-103, 2017.3.1.
  • 赤池純也, 宇佐美公良, “Verify機能を備えた不揮発性フリップフロップの提案と評価”, VLD2016-97, 2017.1.25.
  • 安田匠吾, 宇佐美公良, “三次元積層チップの発熱におけるチップ内温度の過渡解析およびその評価”, VLD2016-98, pp.181-186, 2017.1.25.
  • 小暮俊輔, 宇佐美公良, “薄膜BOX-SOI(SOTB)におけるレベルシフタレス設計の実現性の検討と評価”, VLD2016-47, pp.19-24, 2016.11.28.
  • 吉田有佑, 宇佐美公良, “薄膜BOX-SOIを用いた基板バイアス制御による低消費電力スタンダードセルメモリの設計と実装”, VLD2016-53, pp.55-60, 2016.11.29.
    => 情報処理学会 SLDM研究会より 優秀発表学生賞 受賞!!! <リンク>
  • 深澤高雅, 宇佐美公良, “MTJを用いた不揮発性キャッシュの消費エネルギー削減における記憶領域選択方法の検討”, VLD2016-24, 2016.6.17.
  • 赤池純也, 宇佐美公良, “不揮発性素子MTJを適用したスタンダードセルメモリ回路の設計と評価”, VLD2016-25, 2016.6.17.

解説記事

  • 宇佐美公良, “超低電圧LSIの設計技術”, 電子情報通信学会 基礎・境界ソサイエティ Fundamentals Review, 2017 年 10 巻 3 号 pp. 195-205, 2017.1.1

2015年度

論文誌論文

  • K. Ishibashi, N. Sugii, S. Kamohara, K. Usami, H. Amano, K. Kobayashi, C-K Pham, “A Perpetuum Mobile 32bit CPU on 65nm SOTB CMOS Technology with Reverse-Body-Bias Assisted Sleep Mode”, IEICE Transactions on Electronics, Vol. E98.C, No. 7, pp. 536-543, 2015.7.1.
  • Atsushi Koshiba, Motoki Wada, Ryuichi Sakamoto, Mikiko Sato, Tsubasa Kosaka, Kimiyoshi Usami, Hideharu Amano, Masaaki Kondo, Hiroshi Nakamura, Mitaro Namiki, “A Fine-Grained Power Gating Control on Linux Monitoring Power Consumption of Processor Functional Units”, IEICE Transactions on Electronics, Vol. E98.C, No. 7, pp. 559-568, 2015.7.1.
  • S. Abe, Y. Shi, K. Usami, M. Yanagisawa, N. Togawa, “An Energy-Efficient Floorplan Driven High-Level Synthesis Algorithm For Multiple Clock Domains Design”, IEICE Transactions on Electronics, Vol. E98-A, No. 7, pp. 1376-1391, 2015.7.1.

国際学会

  • H. Okuhara, K. Kitamori, Y. Fujita, K. Usami, H. Amano, “An Optimal Power Supply and Body Bias Voltage for A Ultra Low Power Micro-Controller with Silicon on Thin BOX MOSFET”, IEEE/ACM International Symposium on Low Power Electronics and Design (ISLPED), Rome, Italy, Jul. 22-24, 2015. <IEEE Xplore>
  • M. Kudo, K. Usami, “MTJ Based Non-Volatile Flip Flop to Prevent Useless Store Operation”, The 30th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC 2015), pp. 515-518, Seoul, Korea, Jun. 29-Jul. 2, 2015.
  • H. Okuhara, K. Usami, H. Amano, “A Leakage Current Monitor Circuit Using Silicon on Thin BOX MOSFET for Dynamic Back Gate Bias Control”, IEEE Symposium in Low-Power and High-Speed Chips (COOL CHIPS XVIII), Yokohama, Japan, Apr. 13-15, 2015. <IEEE Xplore>

招待講演

  • 天野英晴, 宇佐美公良, 黒田忠広, 近藤正章, 竹康宏, 中村宏, 並木美太郎, 松谷宏紀, “誘導結合TCI（Thru-Chip Interface)を用いたビルディングブロック型システムのSOTBプロセスによる実装”, ICD2015-105, 2016.3.2.

国内研究会

  • 金本忠大, 宇佐美公良, “ジグザグパワーゲーティングの入力依存性におけるノイズ低減効果の検討”, VLD2015-128, 2016.3.1.
  • 鈴木花乃, 宇佐美公良, “薄膜BOX-SOIにおける動的マルチVth設計の基板電圧最適化手法”, VLD2015-129, 2016.3.1.
  • 吉田有佑, 工藤優, 宇佐美公良, “薄膜BOX-SOIと基板バイアス制御を用いた低消費電力スタンダードセルメモリの検討”, VLD2015-130, 2016.3.1.
  • 和田達矢, 宇佐美公良, “三次元積層チップにおける電力消費に伴う発熱温度の実チップ評価”, VLD2015-87, 2016.1.20.
  • 井尾翔平, 鈴木花乃, 中村昌平, 宇佐美公良, “薄膜BOX-SOIにおける動的マルチVth手法の試作と評価”, VLD2015-88, 2016.1.20.
  • 奥原颯, 藤田悠, 北森邦明, 宇佐美公良, 天野英晴, “電力のモデル式に基づく汎用CPUの電力最適化”,ICD2015-88, 2015.12.18.
  • 工藤優, 宇佐美公良, “細粒度パワーゲーティングにおける仮想グランド線自動検知によるスリープ制御手法の評価”, VLD2015-57, 2015.12.2.
    => 情報処理学会 SLDM研究会より 優秀発表学生賞 受賞!!! <リンク>

2014年度

国際学会

  • S. Nakamura, J. Kawasaki, Y. Kumagai, K. Usami “Measurement of the Minimum Energy Point in Silicon on Thin-BOX(SOTB) and Bulk MOSFET”, EUROSOI-ULIS 2015: 2015 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon, Bologna, Italy, Jan. 26-28, 2015. <IEEE Xplore>
  • Y. Kumagai, M. Kudo, K. Usami “Power Gating for FDSOI using Dynamically Body-biased Power Switch”, EUROSOI-ULIS 2015: 2015 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon, Bologna, Italy, Jan. 26-28, 2015. <IEEE Xplore>
  • K. Usami, M. Miyauchi, M. Kudo, K. Takagi, H. Amano, M. Namiki, M. Kondo, H. Nakamura, “Unbalanced Buffer Tree Synthesis to Suppress Ground Bounce for Fine-grain Power Gating”, International Symposium on System-on-Chip 2014, Tampere, Finland, October 28-29, 2014. <IEEE Xplore>
    => Best Paper Award 受賞!!! <International Symposium on System-on-Chip 2014 Best Paper Award>
  • S. Nakamura, K. Usami, “Level Converter Design for Ultra-low Voltage Operation in FDSOI Devices”, The 29th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC'14), Phuket, Thailand, July 1-4, 2014.

招待講演

  • K. Ishibashi, N. Sugii, K. Usami, H. Amano, K. Kobayashi, C-K Pham, H. Makiyama, Y. Yamamoto, H. Shinohara, T. Iwamatsu, Y. Yamaguchi, H. Oda, T. Hasegawa, S. Okanishi, H. Yanagita, “A Perpetuum Mobile 32bit CPU with 13.4pJ/cycle, 0.14μA Sleep Current using Reverse-Body-Bias Assisted 65nm SOTB CMOS Technology”, ICD2014-31, 2014.8.4.

国内研究会

  • 大西哲太郎, 宇佐美公良, “パワースイッチ立上り時間制御におけるパワースイッチ駆動回路を用いたグラウンドバウンス低減効果の評価”,VLD2014-176, pp.129-134, 2015.3.4.
  • 川崎純, 宇佐美公良, “薄膜BOX-SOIにおける論理合成対象電圧の選択によるエネルギー最小化”, VLD2014-179, pp.147-152, 2015.3.4.
  • 小坂翼, 中村昌平, 宇佐美公良, “薄膜BOX-SOIを用いた基板バイアス印加温度センサの検討”, VLD2014-127, pp.99-104, 2015.1.29.
  • 阿部晋矢, 史又華, 宇佐美公良, 柳澤政生, 戸川　望, “HDR-mcvを対象とした複数クロックドメインおよび複数電源電圧による低電力化高位合成手法”, VLD2014-102, 2014.11.28.
  • 鈴木大渡, 史又華, 戸川望, 宇佐美公良, 柳澤政生, “タイミングエラーへの耐性を持つフリップフロップ設計”, VLD2014-79, 2014.11.26.
  • 福留祐治, 史又華, 戸川望, 宇佐美公良, 柳澤政生, “DTMOSを用いたサブスレッショルド回路の高速化設計”, VLD2014-88, 2014.11.26.
  • 新井孝将, 史又華, 戸川望, 宇佐美公良, 柳澤政生, “可変パイプラインのローカルなパルス生成による低消費エネルギー化手法”, VLD2014-61, 2014.10.2.
  • 坂本龍一, 佐藤未来子, 天野英晴, 黒田忠広, 宇佐美公良, 中村宏, 並木美太郎, “組込み向けアクセラレータ用OpenCLライブラリと実行制御機構の設計”, CPSY2014-46, pp.215-220, 2014.7.30.

2013年度

国際学会

  • K. Usami, M. Kudo, K. Matsunaga, T. Kosaka, Y. Tsurui, W. Wang, H. Amano, H. Kobayashi, R. Sakamoto, M. Namiki, M. Kondo, H. Nakamura, “Design and Control Methodology for Fine Grain Power Gating based on Energy Characterization and Code Profiling of Microprocessors”, IEEE/ACM Asia and South Pacific Design Automation Conference (ASP-DAC’14), Singapore, Jan. 20-23, 2014. <IEEE Xplore>
  • M. Kudo, K. Usami, “Sleep Control Using Detection of Virtual Ground Voltage for Fine-Grain Power Gating”, The 28th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC'13), pp.392-395, June 30 - July 3, 2013, Yeosu, Korea.

国内研究会

  • 三枝樹規, 宇佐美公良, “薄膜BOX-SOIにおける動的なマルチVth技術に関する設計手法”, 電子情報通信学会VLD研究会, 沖縄, 2014.3.5.
  • 和田達矢, 宇佐美公良, “SOTBでのDVSに向けた温度モニタ回路の検討”, 電子情報通信学会VLD研究会, 沖縄, 2014.3.5. 佐藤貴晃, 宇佐美公良, “オンチップリークモニタ回路を用いたNBTI測定手法の提案と有効性”, 電子情報通信学会VLD研究会, 慶応大学（日吉）, 2014.1.29.
  • 宇佐美公良, 工藤優, 松永健作, 小坂翼, 鶴井敬大, 王蔚涵, 天野英晴, 坂本龍一, 並木美太郎, 近藤正章, 中村宏, “細粒度パワーゲーティングを実装したCPU ”Geyser-3” の開発と温度に適応した電源遮断制御”, 電子情報通信学会VLD研究会（デザインガイア2013）, 鹿児島, 2013.11.28.
  • 中村昌平, 宇佐美公良, “薄膜BOX-SOIを用いた超低電圧向けレベルシフタ回路の検討”, 電子情報通信学会VLD研究会, 北九州国際会議場,2013年5月16日発表．

2012年度

国際学会

  • R. Mitsuhashi, M. Kudo, K. Usami, “Leakage Energy Reduction of Sub-Threshold Circuits by Body Bias Control for Power Switch” , The 27th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC'12), P-T2-27, Jul. 15-18, 2012.

国内研究会

  • 鶴井敬大, 橋田達徳, 武藤徹也, 島田祐樹, 宇佐美公良, “細粒度パワーゲーティングにおけるスリープ制御回路の消費電力低減化手法の検討と評価”, 電子情報通信学会VLD研究会, 2013年3月6日発表．
  • 宮内　誠, 工藤　優, 宇佐美公良, “パワースイッチ駆動回路の自動生成と実装設計における評価”, 電子情報通信学会VLD研究会, 2013年1月16日発表．
    => 情報処理学会 SLDM研究会より 優秀発表学生賞 受賞!!! <リンク>
  • 松永健作, 工藤　優, 太田雄也, 小西奈緒, 天野英晴, 坂本龍一, 並木美太郎, 宇佐美公良, “オンチップ・リークモニタによるランタイム・パワーゲーティングの制御にむけた損益分岐点の評価”, 電子情報通信学会VLD研究会, 2013年1月16日発表．
  • 網代慎也, 工藤　優, 宇佐美公良, “薄膜BOX-SOIにおける基板バイアス効果を利用した動的なマルチVth設計の検討”, 電子情報通信学会VLD研究会, 2013年1月16日発表．
  • 小西奈緒, 宇佐美公良, “加算器アーキテクチャ比較・評価のための消費エネルギー解析モデルの提案”, 電子情報通信学会VLD研究会（デザインガイア）, 2012年11月27日発表．
  • 工藤　優, 宇佐美公良, “仮想グランド線電圧の自動検出による細粒度パワーゲーティング制御”, 電子情報通信学会VLD研究会（デザインガイア）, 2012年11月28日発表．
    => 情報処理学会 SLDM研究会より 2012年度最優秀発表学生賞, 優秀発表学生賞 受賞!!! <リンク>
  • 安西　祥生, 工藤　優, 太田雄也, 太田一輝, 宇佐美公良, “超低電圧動作に向けたプロセッシングエレメントの消費エネルギーの実測と解析”, 電子情報通信学会VLD研究会（デザインガイア）, 2012年11月28日発表．

2011年度

国際学会

  • K. Usami, Y. Goto, K. Matsunaga, S. Koyama, D. Ikebuchi, H. Amano, H. Nakamura, “On-chip Detection Methodology for Break-Even Time of Power Gated Function Units” ,International Symposium on Low Power Electronics and Design (ISLPED 2011), 1-3 August 2011, Fukuoka, Japan <IEEE Xplore>

招待講演

  • 宇佐美公良, “ゲーティング技術の最新動向”, 2011年5月 電子情報通信学会 VLD研究会, VLD2011-4, 信学技報 vol.111 No.40, pp.19-24

国内学会

  • 岡田賢二, 太田雄也, 宇佐美公良, “リークモニタを用いた電源電圧制御によるプロセスばらつき補正手法”, （2012年3月 電子情報通信学会 総合大会, 講演論文集 No.A-3-9）
  • 古川大作, 宇佐美公良, “パワーゲーティング適用回路における、ウェーブスリープアウト手法を用いたグラウンドバウンス低減の研究”, （2012年3月 電子情報通信学会 総合大会, 講演論文集 No.A-3-12）
  • 石﨑智尋, 宇佐美公良, “超低電圧での動作に向けたレベルシフタ回路構造の検討”, （2011年9月 電子情報通信学会 ソサイエティ大会, 講演論文集 No.A-3-8）

国内研究会

  • 早川勇輝, 宇佐美公良, “動的リコンフィギャラブルプロセッサにおける記憶回路の低消費電力化とDVFS手法の検討”, VLD2011-138, 信学技報 vol. 111 no. 450, pp.109-114, 2012年3月．
  • 宮内誠, 工藤優, 太田雄也, 宇佐美公良, “遺伝的プログラミングを用いたグラウンドバウンス低減にむけたパワースイッチ駆動回路生成の検討”, VLD2011-142, 信学技報 vol. 111 no. 450, pp.133-138, 2012年3月．
  • 三橋遼, 工藤優, 太田雄也, 宇佐美公良, “パワースイッチの基板電圧選択制御によるサブスレッショルド回路のリークエネルギー低減化”, VLD2011-144, 信学技報 vol. 111 no. 450, pp.145-150, 2012年3月．
  • 太田雄也, 工藤優, 宇佐美公良, “トランジェントグリッチエネルギーを低減するパワーゲーティングの回路方式の検討”, VLD2011-90, 信学技報 vol. 111 no. 324, pp.221-226, 2011年11月．
    => 情報処理学会 SLDM研究会より 優秀発表学生賞 受賞!!! <リンク>

2010年度

国際学会

  • T. Yamamoto, K. Hironaka, Y. Hayakawa, M. Kimura, H. Amano, K. Usami, “Dynamic VDD Switching Technique and Mapping Optimization in Dynamically Reconfigurable Processor for Efficient Energy Reduction” ,The 7th International Symposium on Applied Reconfigurable Computing (ARC2011) 23-25 March 2011, Belfast, United Kingdom, pp. 230-241
  • T.Ishizaki, K.Usami “Circuit Structure of Level Shifter for Sub-threshold Operation” ,The 25th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC'10), pp. 653-656, Jul. 2010.

招待講演

  • 宇佐美公良, “LSIの低消費電力化技術「ゲーティング技術の最新動向」”, （2011年3月 電子情報通信学会 総合大会, 講演論文集 チュートリアル AT-1-1）

国内学会

  • 宮内誠, 宇佐美公良, “パワーゲーティング適用回路における遺伝的プログラミングを用いたグラウンドバウンスノイズ低減手法”, （2011年3月 電子情報通信学会 総合大会, 講演論文集 No.C-12-28）

国内研究会

  • 武藤徹也, 宇佐美公良, “細粒度パワーゲーティングにおける履歴に基づいたスリープ制御方式の検討と評価”, VLD2010-121, 信学技報 vol. 110 no. 432, pp.31-36, 2011年3月．
  • 山本辰也, 弘中和衛, 早川勇輝, 木村優之, 天野英晴, 宇佐美公良, “動的リコンフィギャラブルプロセッサにおける動的電源切替による電力削減効果とオーバーヘッドを低減するマッピング手法”, VLD2010-92, 信学技報 vol. 110 no. 360, pp.49-54, 2011年1月．
  • 小西奈緒, 工藤優, 宇佐美公良, “超低電圧領域における最適加算器アーキテクチャの検討”, VLD2010-81, 信学技報 vol. 110 no. 316, pp.173-178, 2010年11月．
  • 宇佐美公良, 橋田達徳, “細粒度パワーゲーティングにおける損益分岐時間の温度依存性モデルと温度適応型制御”, VLD2010-8, 信学技報 vol. 110 no. 36, pp.73-78, 2010年5月．

2009年度

国際学会

  • K. Usami, T. Hashida, S. Koyama, T. Yamamoto, D. Ikebuchi, H. Amano,M. Namiki, M. Kondo, H. Nakamura, “Adaptive Power Gating for Function Units in a Microprocessor” ,in IEEE International Symposium on Quality Electronic Design (ISQED), pp. 29-37, March . 2010. <IEEE Xplore>
    EDN(Electronics Design, Strategy, News)の Executive editor のサイトに論文の記事が掲載されました <抜粋PDF> <掲載>
  • T.Muto, K.Usami “Effectiveness of Power Gating for a Superscalar processor” ,The 24rd International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC'09), pp. 420-423, Jul. 2009.
  • K.Usami, M.Nakata, T.Shirai, S.Takeda, N.Seki, H.Amano and H.Nakamura, “Implementation and evaluation of fine-grain run-time power gating for a multiplier” ,IEEE 2009 International Conference on Integrated Circuit Design and Technology (ICICDT'09), pp. 7-10, May 2009. <IEEE Xplore>

招待講演

  • 宇佐美公良, “エマージングメモリデバイスとCMOSの機能融合による新しいコンピュータアーキテクチャの基礎：CMOS集積回路の低消費電力化技術”, 第70回 応用物理学会学術講演会, 2009年9月.
  • 宇佐美公良, “パワーゲーティング設計の技術動向と課題”, VDECデザイナーズ・フォーラム特別講演,2009年6月6日. <VDECデザイナーズ・フォーラム2009>

国内研究会

  • 橋田達徳,小山慧, 山本辰也, 宇佐美公良, 池淵大輔, 天野英晴, 並木美太郎, 近藤正章, 中村宏, “マイクロプロセッサ内の演算器に対する適応型パワーゲーティング”, 情報処理学会研究報告, vol.2010-ARC-187 no.2, pp.7-12, 2010年1月.
  • 馬橋雄祐, 佐野徹, 小山慧, 齋藤貴樹, 天野英晴, 宇佐美公良, “動的リコンフィギャラブルプロセッサにおける、2電源電圧の動的な割り当てによる電力削減機構の実装”, VLD2009-85, 信学技報 vol. 109 no. 393, pp.101-106, 2010年1月.
  • 小山慧, 橋田達徳, 宇佐美公良, 池淵大輔, 天野英晴, 並木美太郎, 近藤正章, 中村宏, “MTCMOS回路を利用したオンチップ・リークモニタによるランタイム・パワーゲーティング回路の損益分岐点予測”, VLD2009-114, 信学技報 vol. 109 no. 462, pp.91-96, 2010年3月．
  • 石﨑智尋, 小山慧, 宇佐美公良, “サブスレッショルド領域での動作に向けたレベルシフタ回路構造の検討”, VLD2009-101, 信学技報 vol. 109 no. 462, pp.13-18, 2010年3月.
  • 太田雄也, 小山慧, 橋田達徳, 武藤徹也, 山本辰也, 宇佐美公良, “パワーゲーティングの実装方式がエネルギー削減効果に与える影響の解析”, VLD2009-113, 信学技報 vol. 109 no. 462, pp.85-90, 2010年3月．

2008年度

国際学会

  • K.Usami, T.Shirai, T.Hashida, H.Masuda, S.Takeda, M.Nakata, N.Seki, H.Amano, M.Namiki, M.Imai, M.Kondo and H.Nakamura, “Design and Implementation of Fine-grain Power Gating with Ground Bounce Suppression”, 22nd International Conference On VLSI Design (VLSI Conference'09), pp. 381 - 386, Jan. 2009. <IEEE Xplore>
  • T.Shirai and K.Usami, “Hybrid Design of Dual Vth and Power Gating to Reduce Leakage Power under Vth Variations”, International SoC Design Conference 2008 (ISOCC'08), pp. 310-313, Nov. 2008. <IEEE Xplore>
  • T.Hashida and K.Usami, “Power-Switch Clustering Method for Static Timing Analysis”, The 23rd International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC'08), pp. 217-220, Jul. 2008.
  • Y.Umahashi, Y.Kambayashi, M.Kato, Y.Hasegawa, H.Amano and K.Usami, “Power Reduction Technique for Dynamic Reconfigurable Processors with Dynamic Assignment of Dual Supply Voltages”, The 23rd International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC'08), pp. 213-216, Jul. 2008.
  • S.Koyama, S.Takeda and K.Usami, “Design and Analysis of On-chip Leakage Monitor using an MTCMOS circuit”, The 23rd International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC'08), pp. 205-208, Jul. 2008.

招待講演

  • F.Jerry, K.Choi and K.Usami, “Power Gating for Ultra-low Leakage: Physics, Design, and Analysis”, Design, Automation and Test in Europe 2008 (DATE'08), pp. xliii, Mar. 2008.

共同研究者による発表

  • Naomi Seki (Keio Univ. Amano Lab.), Lei Zhao, Jo Kei, Daisuke Ikebuchi, Yu Kojima, Yohei Hasegawa, Hideharu Amano, Toshihiro Kashima, Seidai Takeda, Toshiaki Shirai, Mitustaka Nakata, Kimivoshi Usami, Tetsuya Sunata, Jun Kanai, Mitaro Namiki, Masaaki Kondo and Hiroshi Nakamura, “A Fine Grain Dynamic Sleep Control Scheme in MIPS R3000” the 26 IEEE International Conference on Computer Design (ICCD'08), Oct. 2008. <IEEE Xplore>
  • 金井遵(農工大並木研), 佐々木広, 近藤正章, 中村宏, 天野英晴, 宇佐美公良, 並木美太郎, “消費エネルギー予測によるマルチコア環境向け省電力化Linuxスケジューラ”, 情報処理学会 第20回コンピュータシステムシンポジウム, vol. 2008, no.12, pp. 77-86, 2008年11月
  • 関直臣(慶応 天野研), Lei Zhao, 徐慧, 長谷川揚平, 天野英晴, 宇佐美公良, 並木美太郎, 中村宏, “MIPS R3000 プロセッサにおける細粒度動的スリープ制御の実装と評価”, 情報処理学会 先進的計算基盤システムシンポジウム2008 (SACSIS2008), pp. 65-72, 2008年6月.
  • 齊藤貴樹(慶応 天野研), 白井利明, 中村拓郎, 西村隆, 長谷川楊平, 堤聡, 香嶋俊裕, 中田光貴, 武田清大, 宇佐美公良, 天野英晴, “パワーゲーティングを適用した動的リコンフィギャラブルプロセッサの設計と評価”, 信学技報, vol.108, no.48, RECONF2008-10, pp. 55-60, 2008年5月.
  • 小島悠(慶応 天野研), 池淵大輔, 関直臣, 長谷川揚平, 天野英晴, 香嶋俊裕, 武田清大, 白井利明, 中田光貴, 宇佐美公良, 砂田徹也, 金井遵, 並木美太郎, 近藤正章, 中村宏, “スーパースカラプロセッサにおける細粒度動的スリープ制御の実装と評価”, 情報処理学会研究報告, vol. 2008, no.39, 2008-ARC-178, pp. 87-92, 2008年5月.
  • 金井遵(農工大 並木研), 佐々木広, 近藤正章, 中村宏, 天野英晴, 宇佐美公良, 並木美太郎, “性能予測モデルの学習と実行時性能最適化機構を有する省電力化スケジューラ”, 情報処理学会論文誌, vol.49, no.SIG2(ACS21), pp. 20-36, 2008年5月.
  • 砂田徹也(農工大 並木研), 関直臣, 香嶋俊裕, 中田光貴, 近藤正章, 天野英晴, 宇佐美公良, 中村宏, 並木美太郎, “省電力MIPSプロセッサにおけるOSの試作とシミュレーションによる電力評価”, 情報処理学会研究報告 vol. 2008-OS-108, pp. 163-170, 2008年4月.

国内研究会

  • 中田光貴, 白井利明, 武田清大, 宇佐美公良, “ランタイムパワーゲーティングを適用した低電力乗算器の設計試作及び実測による性能評価”, 信学技報, vol.108, no.478, VLD2008-162, pp. 213-218, 2009年3月.
  • 小山慧, 宇佐美公良, “オンチップ・リークモニタの65nmプロセスでの実装設計と評価”, 信学技報, vol.108, no.478, VLD2008-163, pp. 219-224, 2009年3月.

国内学会

  • 抱山冴子, 山本辰也, 橋田達徳, 白井利明, 宇佐美公良, “MTCMOS回路におけるパワースイッチの時間的共有化アルゴリズムの開発と評価",電子情報通信学会東京支部学生会発表会, 2009年3月.
  • 増田大樹, 白井利明・宇佐美公良, “太L-パワースイッチが消費電力と遅延に及ぼす影響",電子情報通信学会2009総合大会, A-3-1, 2009年3月.
  • 白井利明, 宇佐美公良, “低電圧パワーゲーティング回路の遅延ばらつき解析",電子情報通信学会2009総合大会, A-3-2, 2009年3月.
  • 山本辰也, 抱山冴子, 白井利明, 宇佐美公良, “スタティックタイミング解析を可能にするパワースイッチの時間的共有化手法",電子情報通信学会2009総合大会, A-3-3, 2009年3月.
  • 武藤徹也, 白井利明, 宇佐美公良, “命令レベル並列アーキテクチャを有するCPUにおけるパワーゲーティングの有効性に関する研究",電子情報通信学会2009総合大会, D-6-4, 2009年3月.

2007年度

国内研究会

  • 小山慧, 武田清大, 宇佐美公良, “MTCMOS回路を利用したオンチップ・リークモニタの設計と評価”, 信学技報, vol.107, no.507, VLD2007-146, pp. 13-18, 2008年3月.
  • 白井利明, 香嶋俊裕, 武田清大, 中田光貴, 宇佐美公良, 長谷川揚平, 関直臣, 天野英晴, “ランタイムパワーゲーティングを適用したMIPS R3000プロセッサの実装設計と評価”, 信学技報, vol.107, no.414, VLD2007-112, pp. 43-48, 2008年1月.
  • 中田光貴, 白井利明, 香嶋俊裕, 武田清大, 宇佐美公良, 関直臣, 長谷川揚平, 天野英晴, “ランタイムパワーゲーティングを適用した回路での検証環境と電力見積もり手法の構築”, 信学技報, vol.107, no.414, VLD2007-111, pp. 37-42, 2008年1月.
  • 香嶋俊裕, 武田清大, 白井利明, 大久保直昭, 宇佐美公良, “走行時パワーゲーティングを適用した低消費電力乗算器の試作による電力評価”, 信学技報, vol.107, no. 195, ICD2007-80, pp. 63-68, 2007年8月.

国内学会

  • 馬橋雄祐, 神林侑希, 宇佐美公良, 加東勝, 長谷川揚平, 天野英晴, “2電源電圧手法による動的リコンフィギャラブル・プロセッサの低消費電力化",電子情報通信学会2008総合大会, D-18-4, 2008年3月.
  • 大木亮, 高木一光, 宇佐美公良, “パワーゲーティング手法によるCPUのレジスタファイルの消費電力低減化技術”, 電子情報通信学会2008総合大会, A-3-11, 2008年3月.
  • 橋田達徳, 宇佐美公良, “スタティックタイミング解析を可能にするパワースイッチ共有化手法”, 電子情報通信学会2008総合大会, A-3-10, 2008年3月.
  • 会田真弘, 宇佐美公良, “パワースイッチの実現方式が速度と消費電力に及ぼす影響の研究”, 電子情報通信学会2008総合大会, A-3-9, 2008年3月.

招待講演

  • 宇佐美公良,「SoC低消費電力設計の技術動向」,シーケンスデザイン Design for Power (DFP) セミナー 2007, 2007年11月.

共同研究者による発表

  • 金井遵(農工大 並木研), 佐々木広, 近藤 正章, 中村宏, 天野英晴, 宇佐美公良, 並木美太郎, “性能予測モデルの学習と実行時性能最適化機構を有する省電力化スケジューラ”, 情報処理学会 コンピュータシステムシンポジウム2007, Vol. 2007, No.14, pp. 173-182, 2008年3月.
  • 関直臣(慶応 天野研), Lei Zhao, 徐慧, 池淵大輔, 小島悠, 長谷川揚平, 天野英晴, 香嶋俊裕, 武田清大, 白井利明, 中田光貴, 宇佐美公良, 砂田徹也, 金井遵, 並木美太郎, 近藤正章, 中村宏, “MIPS R3000 プロセッサにおける細粒度動的スリープ制御の実装と評価”, 情報処理学会研究報告 2008-ARC-176, pp. 71-76, 2008年1月.
  • 関直臣(慶応 天野研), Lei Zhaoy, 徐慧, 長谷川揚平, 天野英晴, 大久保直昭, 武田清大, 香嶋俊裕, 白井利明, 宇佐美公良, 近藤正章, 中村宏, “MIPS R3000 における細粒度動的スリープ方式の提案”, 情報処理学会 DAシンポジウム2007, No.7, pp. 91-96, 2007年8月.
  • 中村宏(東大 南谷中村研), 天野英晴, 宇佐美公良, 並木美太郎, 今井雅, 近藤正章, “革新的電源制御による超低消費電力高性能システムLSIの構想”, 電子情報通信学会研究報告, 2007-ARC-173, pp. 79-84, 2007年5月．

技術雑誌(記事)

  • 宇佐美公良, 「すべてのLSIに低消費電力設計」, 日経マイクロデバイス 2007年6月号(日経BP), pp. 26-29.

2006年度

国際学会

  • K.Usami, “Overview on Low Power SoC Design Technology”, (invited paper), IEEE/ACM Asia and South Pacific Design Automation Conference (ASP-DAC'07), pp. 634-636, Jun. 2007. <IEEE Xplore>
  • K.Usami and N.Ohkubo, “A Design Approach for Fine-grained Run-Time Power Gating using Locally Extracted Sleep Signals”, IEEE International Conference on Computer Design (ICCD'06), pp. 155-161, Oct. 2006. <IEEE Xplore>

英文論文誌

  • N.Ohkubo and K.Usami, “Delay Modeling and Critical-path Delay Calculation for MTCMOS Circuits”, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Special Section on VLSI Design and CAD Algorithms), Vol.E89-A, NO.12, pp. 3482-3490, Dec. 2006.

国内研究会

  • 武田清大, 香嶋俊裕, 白井利明, 大久保直昭, 宇佐美公良, “ランタイムパワーゲーティングを適用した乗算器を用いた消費電力に影響を与える要因の解析”, 電子信学技報, vol.106, no.549, VLD2006-154, pp. 81-85, 2007年3月.
  • 武田清大, 香嶋俊裕, 大久保直昭, 白井利明, 宇佐美公良, “走行時パワーゲーティングを適用した低消費電力乗算器の物理設計と試作”, 電子信学技報, vol.106, no.389, VLD2006-74, pp. 13-18, 2006年11月.
  • 香嶋俊裕,武田清大, 大久保直昭, 白井利明, 宇佐美公良, “走行時パワーゲーティングを適用した低消費電力乗算器のアーキテクチャ設計”, 電子信学技報, vol.106, no.389, VLD2006-73, pp. 7-12, 2006年11月.
  • 大久保直昭, 宇佐美公良, “細粒度動的スリープ制御による動作時リーク電力低減手法”, 情報処理学会 DAシンポジウム2006, 2006年7月.

国内学会

  • 小峰健太郎, 田中功明, 宇佐美公良, “COMET II-CPUのパイプライン設計と評価”, 電子情報通信学会講演論文集, Vol. 2007年_基礎・境界(20070307) pp. 6, 2007年3月.
  • 伊藤総一, 宇佐美公良, “パワースイッチを共有したMTCMOS回路の遅延時間解析手法”, 電子情報通信学会講演論文集, Vol. 2007年_基礎・境界(20070307) pp. 98, 2007年3月.
  • 白井利明, 宇佐美公良, “LSIの動的スリープ制御における高速復帰技術”, 電子情報通信学会講演論文集, Vol. 2007年_基礎・境界(20070307) pp. 103, 2007年3月.
  • 桐原啓介, 宇佐美公良, “FPGAを利用した動的スリープ制御信号の動作解析”, 電子情報通信学会講演論文集, Vol. 2007年_基礎・境界(20070307) pp. 104, 2007年3月.
  • 秋元裕美, 野島俊孝, 宇佐美公良, “2電源を用いたFPGAにおける消費電力低減化技術”, 電子情報通信学会講演論文集, Vol. 2007年_基礎・境界(20070307) pp. 105, 2007年3月.

招待講演

  • 宇佐美公良, “低消費電力設計の最新動向 : 回路と物理設計レベルの低消費電力化技術(AT-1.低消費電力設計の最新動向,チュートリアル講演,ソサイエティ企画)”, 電子情報通信学会講演論文集, Vol. 2007年_基礎・境界(20070307) pp. “SS-33”-“SS-34”, 2007年3月.

技術雑誌(記事)

  • 宇佐美公良, 「デバイス設計の視点で見た低消費電力技術」, Design Wave 2006年10月号(CQ出版), pp. 58-68 著書
  • K.Usami and T.Sakurai, Methodologies for Power Gating, Leakage in Nanometer CMOS Technologies, (edited by S.Narendra, A.Chandrakasan), pp. 77-104, Springer, 2006.

2005年度

国際学会

  • N.Ohkubo and K.Usami, “Delay Modeling and Static Timimg Analysis for MTCMOS Circuits”, IEEE/ACM Asia and South Pacific Design Automation Conference (ASP-DAC'06), Jan. 2006.
  • K.Usami, N.Ohkubo and M.Shirakawa, “Analysis on MTCMOS Circuits based on Lumped RC Model for Virtual Ground Line”, IEEE International SoC Design Conference 2005 (ISOCC'05), pp. 116-119, Oct. 2005.

国内研究会

  • 宇佐美公良, “[招待講演]高位設計における低消費電力技術”, 信学技報, vol.105, no.57, VLD2005-5, pp. 25-30, 2005年5月.
  • 大久保直昭, 宇佐美公良, “MTCMOS回路における遅延時間モデリングと静的タイミング解析への応用手法”, 信学技報, vol.105, no.234, ICD2005-77, pp. 61-66, 2005年8月.

国内学会

  • 香嶋俊裕, 杉浦巧一, 宇佐美公良, “COMETⅡ-CPUの設計とFPGAへの実装実験”, 電子情報通信学会東京支部学生会発表会, 2006年3月.
  • 武田清大, 宇佐美公良, “動的スリープ制御方式の実装と解析”, 電子情報通信学会講演論文集, Vol. 2006年_基礎・境界(20060308) pp. 72, 2006年3月.
  • 溝口徳洋, 宇佐美公良, “パイプライン, ストールに着目した動的スリープ制御高速化技術”, 電子情報通信学会講演論文集, Vol. 2006年_基礎・境界(20060308) pp. 71, 2006年3月.
  • 春日正弥, 斉藤直也, 宇佐美公良, “CPUデータパスの動的スリープ制御技術”, 電子情報通信学会講演論文集, Vol. 2006年_基礎・境界(20060308) pp. 70, 2006年3月.

2004年度

国際学会

  • K.Usami and H.Yoshioka, “A Scheme to Reduce Active Leakage Power by Detecting State Transitions”, IEEE International Midwest Symposium on Circuits and Systems 2004 (MWSCAS'04), pp. I-493-496, Jul. 2004.

英文論文誌

  • K.Usami and H.Yoshioka, “Dynamic Sleep Control for Finite-State-Machines to Reduce Active Leakage Power”, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Special Section on VLSI Design and CAD Algorithms), pp. 3116-3123, Dec. 2004.

国内学会

  • 山岸信久, 宇佐美公良, “配置最適化によるFPGAの低消費電力手法”, 電子情報通信学会講演論文集, Vol. 2005年_基礎・境界(20050307) p.71, 2005年3月.
  • 大久保直昭, 宇佐美公良, “仮想グランド線長を考慮したMTCMOS回路の遅延時間解析”, 電子情報通信学会講演論文集, Vol. 2005年_基礎・境界(20050307) p.70, 2005年3月.
  • 青島桃子, 宇佐美公良, “FPGA上でのCPU実装実験と低消費電力設計”, 電子情報通信学会東京支部学生会発表会, 2005年3月.
  • 白川将嗣, 宇佐美公良, “MTCMOS回路における遅延解析”, 電子情報通信学会東京支部学生会発表会, 2005年3月.
  • 森勇児, 宇佐美公良, “CPUのデータパスに着目した動作時リーク電力削減手法”, 電子情報通信学会東京支部学生会発表会, 2005年3月. 学生奨励賞受賞

2003年度

国内学会

  • 吉岡宏, 宇佐美公良, “スリープトランジスタ制御による動的リーク電力の削減手法”, 電子情報通信学会東京支部学生会発表会, 2004年3月. 学生奨励賞受賞
PAGE TOP